美国科技巨头IBM,在VLSI 2026大会上,正式发布了全球首款“亚1纳米”芯片技术,标称节点直接干到了0.7纳米,也就是7埃米。

过去的五六十年里,工程师们做的最重要的一件事就是:把晶体管越做越小。这就是著名的摩尔定律——每隔大约两年,芯片上的晶体管数量就会翻一倍。从几十微米到几纳米,人类硬是把晶体管缩小了上万倍。
打个比方:你在一块地上盖平房,想住更多人就得把房子越盖越小。但房子不能无限缩小啊——到2nm左右,晶体管的尺寸已经接近原子级别了。再往下挤,物理规律就像一堵墙挡在面前:
量子隧穿效应:电子会“穿墙”跑掉,晶体管该关的时候关不严
漏电和发热:关不严就漏电,漏电就发热,发热就影响性能
成本飙升:3nm芯片的设计成本已经超过10亿美元
简单说就是:每往前挤一步,成本翻几倍,性能收益却越来越小。所以很多人说:摩尔定律要死了。
2026年6月,IBM在VLSI大会上正式发布了全球首款“亚1纳米”芯片技术,标称节点0.7纳米(7埃米)。1埃米大约相当于一个氢原子的直径,7埃米就是7个氢原子并排的宽度。
IBM是怎么做到的?他们研发了一种叫 “纳米堆叠”(Nanostack)的全新架构。原理很简单:把原来平铺在地上的晶体管,像盖楼一样垂直堆叠起来。同样的“地皮”面积,原来只能住一户,现在能住两户。
结果很惊人:指甲盖大小的芯片上,集成了近1000亿个晶体管,密度是IBM 2021年2nm芯片的两倍。性能提升50%,能效提升70%。

如果说IBM的路线是“把房子盖得更高”(3D堆叠),那华为的路线就是“让住在里面的人跑得更快”(压缩信号传输时间)。
“韬定律”的核心概念是时间常数τ——简单说就是信号从一个状态切换到另一个状态所需的时间。τ越小,芯片跑得越快。
华为的思路是:不再死磕“把晶体管做得多小”,而是从器件、电路、芯片到系统四个层面协同优化,全面压缩信号传输的时延。他们发明了一项叫 “逻辑折叠”的技术,把传统平面芯片像折纸一样叠起来。
根据华为公布的数据,过去六年他们已经按照“韬定律”量产了381款芯片。预计到2031年,采用这套方法的高端芯片晶体管密度可以达到等效1.4nm制程的水平。

但本质上,这两条路线是互补的。极致的制程微缩(比如0.7nm)本身就能降低器件级的信号延迟,是压缩τ的有效手段;而“韬定律”提供的系统级方法论,也能让先进制程的算力潜力得到更充分的释放。
接下来的半导体竞争,核心标尺不再是单一比拼谁的光刻机更先进,而是越来越偏向架构设计与系统整合能力——谁能通过更巧妙的组合实现效能最大化,谁才能真正掌握主动权。
芯片制造本质上是一个超精密的化学加工过程。每一颗芯片的诞生,都要经过清洗、蚀刻、光刻、沉积、抛光等数百道工序,每一步都离不开化工材料。
光刻胶是其中最核心的材料之一,相当于芯片制造的“精密画笔”——它的纯度直接决定芯片电路的精度。目前ArF光刻胶的国产化率不足5%,EUV光刻胶仍处于研发阶段。
湿电子化学品是芯片的“专业清洁剂”,每一层芯片的制造都需要反复清洗和蚀刻。28纳米以下先进制程用的湿电子化学品,目前仍高度依赖进口。
电子特气同样不可或缺。比如六氟化钨(WF₆)是化学气相沉积工艺的核心前驱体,纯度要求达到6N(99.9999%)以上,金属杂质要控制在十亿分之一级别。IBM的0.7nm三维堆叠架构意味着通孔和互连层数大幅增加,单片晶圆的六氟化钨消耗量预计比2nm提升五成以上。
随着芯片从“平房”变“楼房”,每一层堆叠都需要更多的化工材料。逻辑折叠、3D堆叠这些新技术越普及,对高纯试剂、特种气体、光刻胶、抛光液、导热材料的需求就越旺盛。
从这个角度看,半导体行业的竞争,某种程度上也是化工行业的竞争——谁能突破高端电子化学品的卡脖子环节,谁就能在芯片产业链上掌握更多话语权。
0
0
36